Esta técnica, creada por investigadores del MIT, podría aumentar exponencialmente el número de transistores en los chips, permitiendo un hardware de IA más eficiente.

La industria electrónica se acerca al límite del número de transistores que puede contener un chip informático. Por eso, los fabricantes de chips prefieren aumentar el número en lugar de disminuirlo.

 

En lugar de comprimir transistores cada vez más pequeños en una sola superficie, la industria pretende apilar múltiples superficies de transistores y elementos semiconductores, algo así como convertir una casa de campo en un rascacielos. Estos chips multicapa podrían manejar exponencialmente más datos y realizar funciones mucho más complejas que la electrónica actual.

 

Sin embargo, un obstáculo importante es la plataforma sobre la que se construyen los chips. En la actualidad, las voluminosas obleas de silicio sirven de andamio principal en el que se cultivan elementos semiconductores monocristalinos de alta calidad. Cualquier chip apilable tendría que incluir un grueso «suelo» de silicio como parte de cada capa, lo que ralentizaría cualquier comunicación entre capas semiconductoras funcionales.

 

Ahora, los ingenieros del MIT han encontrado una forma de sortear este obstáculo, con un diseño de chip multicapa que no requiere ningún sustrato de oblea de silicio y funciona a temperaturas lo suficientemente bajas como para preservar los circuitos de la capa subyacente.

 

En un estudio que se publica hoy en la revista Nature, el equipo informa del uso del nuevo método para fabricar un chip multicapa con capas alternas de material semiconductor de alta calidad cultivadas directamente unas sobre otras.

 

El método permite a los ingenieros construir transistores de alto rendimiento y elementos lógicos y de memoria en cualquier superficie cristalina aleatoria, no sólo en el voluminoso andamiaje cristalino de las obleas de silicio. Según los investigadores, sin estos gruesos sustratos de silicio, las múltiples capas semiconductoras pueden estar en contacto más directo, lo que mejora y acelera la comunicación y la computación entre capas.

Los investigadores prevén que el método podría utilizarse para construir hardware de IA, en forma de chips apilados para ordenadores portátiles o dispositivos portátiles, que serían tan rápidos y potentes como los superordenadores actuales y podrían almacenar enormes cantidades de datos a la par que los centros de datos físicos.

 

"Este avance abre un enorme potencial para la industria de los semiconductores, ya que permite apilar chips sin las limitaciones tradicionales", afirma el autor del estudio, Jeehwan Kim, profesor asociado de ingeniería mecánica del MIT. "Esto podría conducir a mejoras de órdenes de magnitud en la potencia de cálculo para aplicaciones en IA, lógica y memoria".

 

Los coautores del estudio en el MIT son Ki Seok Kim, Seunghwan Seo, Doyoon Lee, Jung-El Ryu, Jekyung Kim, Jun Min Suh, June-chul Shin, Min-Kyu Song, Jin Feng y Sangho Lee, junto con colaboradores del Instituto Avanzado de Tecnología de Samsung, la Universidad de Sungkyunkwan (Corea del Sur) y la Universidad de Texas en Dallas.

 

Más información en https://news.mit.edu/

Foto de Jason Leung en Unsplash

 

 

 

---

Volver al listado