Inicio Quienes somos Revista online Newsletter Videos Webinars
vimeo twitter Facebook linkedin

INDUSTRIAS TRANSFORMADORAS

Nuevas soluciones de refrigeración de chip para microelectrónica apilada

12/05/2025

CATEGORíA: Electrónica y Microsistemas MARCA: Massachusetts Institute of Technology

Evitar el sobrecalentamiento de circuitos integrados en 3D es clave para permitir su uso generalizado


El Laboratorio Lincoln del MIT ha desarrollado un chip especializado para probar y validar soluciones de refrigeración para pilas de virutas empaquetadas. El chip se disipa la energía extremadamente alta, imitando chips lógicos de alto rendimiento, para generar calor a través de la capa de silicio y en puntos calientes localizados. Luego, a medida que las tecnologías de enfriamiento se aplican a la pila empaquetada, el chip mide los cambios de temperatura. Cuando se empareja en una pila, el chip permitirá a los investigadores estudiar cómo el calor se mueve a través de capas de pila y el progreso de referencia para mantenerlos frescos.

 

Esta oblea de silicio contiene chips diseñados para probar sistemas de refrigeración para microelectrónica integrada 3D. Cada chip consta de circuitos que genera calor dentro de una pila 3D y mide la temperatura a medida que se aplican las soluciones de refrigeración.

© Nicole Fandel / www.news.mit.edu

 

"Si tienes un solo chip, puedes enfriarlo desde arriba o por debajo. Pero si empiezas a apilar varias fichas una encima de la otra, el calor no tiene dónde escapar. Hoy en día no existen métodos de refrigeración que permitan a la industria apilar múltiplos de estos chips de alto rendimiento", dice Chenson Chen, quien lideró el desarrollo del chip con Ryan Keech, ambos del Laborista de Materiales Avanzados y Microsistemas Group.

El chip de referencia se está utilizando ahora en HRL Laboratories, una compañía de investigación y desarrollo copropiedad de Boeing y General Motors, ya que desarrollan sistemas de refrigeración para sistemas integrados (3DHI) heterogéneos 3D. La integración heterogénea se refiere al apilamiento de chips de silicio con chips no siilcon, como semiconductores III-V utilizados en sistemas de radiofrecuencia (RF).

"Los componentes de la RF pueden llegar a estar muy calientes y funcionar con poderes muy altos, añade una capa adicional de complejidad a la integración 3D, por lo que es tan necesario tener esta capacidad de prueba", dice Keech.

 

La Agencia de Proyectos de Investigación Avanzada de Defensa (DARPA) financió el desarrollo del laboratorio del chip de referencia para apoyar el programa HRL. Toda esta investigación proviene del programa Miniature Integrated Therlog Management Systems para Integración Heterogénea 3D (Minitherms3D) de DARPA.

 

Para el Departamento de Defensa, 3DHI abre nuevas oportunidades para sistemas críticos. Por ejemplo, 3DHI podría aumentar la gama de sistemas de radar y comunicación, permitir la integración de sensores avanzados en pequeñas plataformas, como vehículos aéreos no tripulados, o permitir que los datos de inteligencia artificial se procesan directamente en sistemas de campo en lugar de centros de datos remotos.

El chip de prueba se desarrolló a través de la colaboración entre diseñadores de circuitos, expertos en pruebas eléctricas y técnicos en el Laboratorio de Microelectrónica del laboratorio.

El chip cumple dos funciones: generar temperatura de calor y detección. Para generar calor, el equipo diseñó circuitos que podrían operar con densidades de muy alta potencia, en el rango kilovatios por centímetro cuadrado, comparable a las demandas de energía proyectadas de chips de alto rendimiento hoy y en el futuro. También replicaron el diseño de los circuitos en esos chips, permitiendo que el chip de prueba sirviera como un sustituto realista.

 

"Comunimos nuestra tecnología de silicio existente para diseñar esencialmente calentadores a escala de chip", dice Chen, quien aporta años de compleja experiencia en el diseño de la integración y el chip al programa. En la década de 2000, ayudó al laboratorio a ser pionero en la fabricación de circuitos integrados de dos y tres niveles, liderando el desarrollo temprano de la integración 3D.

 

Los calentadores del chip emulan tanto los niveles de fondo de calor dentro de una pila como los puntos calientes localizados. Los puntos calientes a menudo ocurren en las áreas más enterradas e inaccesibles de una pila de chip, lo que hace difícil para los desarrolladores de chip 3D evaluar si los esquemas de refrigeración, como microcanales que entregan líquido frío, están llegando a esas manchas y son lo suficientemente eficaces.

 

Ahí es donde entran elementos de detección de temperatura. El chip se distribuye con lo que Chen compara con "termómetros minúsculos" que leyeron la temperatura en múltiples lugares a través del chip a medida que se aplican refrigerantes.

 

Estos termómetros son en realidad diodos, o interruptores que permiten que la corriente fluya a través de un circuito a medida que se aplica el voltaje. A medida que los diodos se calientan, la relación corriente-voltace cambia. "Podemos comprobar el rendimiento de un diodo y saber que es de 200 grados C, o 100 grados C, o 50 grados C, por ejemplo", dice Keech. "Pensamos creativamente sobre cómo los dispositivos podían fallar en el sobrecalentamiento, y luego usábamos esas mismas propiedades para diseñar herramientas de medición útiles".

 

Chen y Keech, junto con otros expertos en diseño, fabricación y pruebas eléctricas en todo el laboratorio, ahora están colaborando con investigadores de Laboratorios HRL mientras combinan el chip con nuevas tecnologías de refrigeración, e integran esas tecnologías en una pila de 3DHI que podría impulsar la energía de la señal RF. "Necesitamos enfriar el equivalente de calor de más de 190 CPUs portátiles [unidades centrales de procesamiento], pero en el tamaño de un solo paquete de CPU", dijo Christopher Roper, co-investigador principal de HRL, en un comunicado de prensa reciente anunciando su programa.

Según Keech, la rápida línea de tiempo para entregar el chip fue un desafío superado por el trabajo en equipo a través de todas las fases del diseño, fabricación, prueba y integración heterogénea 3D.

"Las arquitecturas atascadas son consideradas la siguiente frontera para la microelectrónica", dice. "Queremos ayudar al gobierno de Estados Unidos a salir adelante en la búsqueda de maneras de integrarlos eficazmente y permitir el mayor rendimiento posible para estos chips".

 

Más información e imagen en https://news.mit.edu

 

 




Volver al listado Volver al listado





vimeo twitter facebook linkedin


Financiado por la Unión Europea Next GenerationEU Plan de Recuperación, Transformación y Resilencia